BusinessNews
  • 首页
  • 英文版
  • 电子读物
    • 期刊
    • 焦点
  • 晶芯研讨会
  • 白皮书
  • 人才对接
  • 采购供需
  • 多媒体
    • 视频
    • 图集
  • 媒体信息
    • 投稿指南
    • 2026年媒体信息
  • 关于我们
    • 联系我们
    • 加入我们
  • 捷径:
  • 新闻动态
  • 采访报道
  • 制造与封装
  • 设计与应用
  • 设备与材料
  • 产业与市场
  • 产品特写
  • 展会与活动

当前位置:

     首页 > 新闻资讯  > 产品特写

Cadence发布突破性新产品 Integrity 3D-IC平台,加速系统创新

2021/10/8 12:42:10

——业界首款应用于多个小芯片(multi-chiplet)设计和先进封装的完整 3D-IC平台

· Integrity 3D-IC平台将设计规划、物理实现和系统分析统一集成于单个管理界面中

· 工程师可以利用该平台集成的热、功耗和静态时序分析功能,实现由系统来驱动的 PPA 目标

· Cadence第三代3D-IC解决方案,支持超大规模计算、消费电子、5G通信、移动和汽车等广泛的应用场景

2021年10月8日,楷登电子(美国 Cadence 公司)正式交付全新Cadence® Integrity™ 3D-IC平台,这是业界首款完整的高容量3D-IC平台,将设计规划、物理实现和系统分析统一集成于单个管理界面中。Integrity 3D-IC平台支持了Cadence第三代3D-IC解决方案,客户可以利用平台集成的热、功耗和静态时序分析功能,优化受系统驱动的小芯片(Chilet)的功耗、性能和面积目标(PPA)。

面向超大规模计算、消费电子、5G通信、移动和汽车应用,相较于传统单一脱节的Die-by-Die设计实现方法,芯片设计工程师可以利用Integrity 3D-IC平台获得更高的生产效率。该平台提供独一无二的系统规划功能,集成电热和静态时序分析(STA),以及物理验证流程,助力实现速度更快、质量更高的3D设计收敛。同时,3D exploration流程可以通过用户输入信息将2D设计网表直接生成多个3D堆叠场景,自动选择最优化的3D堆叠配置。值得一提的是,该平台数据库支持所有的3D设计类型,帮助工程师在多个工艺节点上同步创建设计规划,并能够与使用Cadence Allegro®封装技术的封装工程师团队和外包半导体组装和测试(OSAT)供应商无缝协作。www.cadence.com/go/integrity

Integrity 3D-IC平台的客户可以从多项特性和功能中获益:

· 统一的管理界面和数据库:SoC和封装设计团队可以对完整系统进行完全同步的协同优化,更高效地将系统级反馈集成采纳。

· 完整的规划平台:集成了完整的3D-IC堆叠规划系统,支持所有3D设计类型,帮助客户管理并实现原生3D堆叠

· 无缝的设计实现和工具集成:与 Cadence Innovus™ Implementation System设计实现系统通过脚本直接集成,简单易用,通过3D裸片分区、优化和时序流程实现高容量数字设计。

· 集成的系统级分析能力:通过早期电热及跨芯片 STA,创建稳健的3D-IC设计,利用早期系统级反馈优化全系统 PPA。

· 与Virtuoso™ 设计环境和Allegro封装协同设计:通过层次化的数据库设计,工程师可以将设计数据从 Cadence模拟及封装环境无缝迁移至系统的不同环节,快速实现设计收敛,提高生产效率。

· 用户界面简单易用:配有流程管理工具的强大的用户管理界面,为设计师提供统一的交互方式,执行相关的系统级3D系统分析流程。

“凭借领先的数字、模拟和封装设计实现产品,Cadence一直都在为客户提供强大的3D-IC封装解决方案。”Cadence公司资深副总裁兼数字与签核事业部总经理滕晋庆 Chin-Chi Teng博士表示,“随着先进封装技术的进步,得益于在3D-IC领域的成功经验,我们看到客户的强烈需求,需要开发一款将设计实现技术与系统级规划和分析更加紧密集成的平台。随着行业持续推进开发更大差异化的3D堆叠裸片配置,全新Integrity 3D-IC平台将帮助客户实现系统驱动的PPA目标,降低设计复杂度,加速产品上市。”

Intgrity 3D-IC平台是 Cadence 广泛 3D-IC 解决方案的组成部分,在数字技术之上同时集成了系统、验证及 IP 功能。广泛的解决方案支持软硬件协同验证,通过由 Palladium™ Z2 和 Protium™ X2 平台组成的Dynamic Duo系统动力双剑实现全系统功耗分析。平台同时支持基于小芯片的 PHY IP 互联,实现面向延迟、带宽和功耗的 PPA 优化目标。Intgrity 3D-IC平台支持与Virtuoso设计环境和 Allegro技术的协同设计,通过与Quantus™ Extraction Solution提取解决方案和Tempus™ Timing Signoff Solution时序签核解决方案提供集成化的IC签核提取和STA,同时还集成了Sigrity™ 技术产品,Clarity™ 3D Transient Solver,及Celsius™ Thermal Solver热求解器,从而提供集成化的信号完整性/功耗完整性分析(SI/PI),电磁干扰(EMI),和热分析功能。全新 Integrity 3D-IC 平台和更广泛的 3D-IC 解决方案组合,建立在Cadence SoC 卓越设计和系统级创新的坚实基础之上,支持公司的智能系统设计(Intelligent System Design™)战略。 www.cadence.com/go/3DIC




声明:本网站部分文章转载自网络,转发仅为更大范围传播。 转载文章版权归原作者所有,如有异议,请联系我们修改或删除。联系邮箱:viviz@actintl.com.hk, 电话:0755-25988573

上一篇:麦德美爱法推出 ALPHA WS-826水溶性锡膏

下一篇:应用材料:电子束量测系统PROVision 3E

相关资讯

Swagelok用于ALD的超高纯度阀门

2020/4/6 16:01:07

183

美光交付面向智能手机的低功耗DDR5 DRAM芯片

2020/2/6 21:27:23

183

BrewerBOND 双层临时键合系统和 BrewerBUILD 材料

2018/9/11 16:51:27

183

全新TIM材料应对电子行业百年散热难题

2018/7/14 12:22:37

183

本期内容

2026年 夏季刊

订阅期刊

过刊查询

efocus

赞助商

友情链接
回到顶部

Copyright© 2026:《半导体芯科技》; All Rights Reserved.      粤公网安备 44030402004707号   粤ICP备12025165号-7     服务条款     隐私声明