西门子 EDA Pratyush Kamal

在飞速变化的半导体行业，系统设计师的核心目标是以最低成本、最小面积、重量和功耗，在严格定义的运行条件下实现可预测的性能，并确保系统在其生命周期内的稳定性。正如 Gordon Moore 在 1965 年的论文中所预言，随着单片设计的经济性极限显现，基于先进封装的 2.5D 和 3D 系统将成为高端芯片设计的唯一可行路径。然而，将单片设计解耦为异构小芯片 (Chiplets) 的过程，也为系统级权衡分析带来了前所未有的复杂性。 

人工智能 (AI) 技术的出现和应用能够帮助终端用户解决多变量全局优化问题，AI 技术可以赋能执行多物理场分析的工具，AI 优化引擎还能够综合考虑次级和三级效应（即雪球效应），例如，在进行老化电路的可靠性分析时，工程师不仅能评估老化电路对性能的影响，还能借助 AI 分析为补偿性能下降所需的加速措施（如节流），以及节流本身引发的进一步老化效应。 

对于多芯片封装，尤其是专注于开放小芯片经济模式的行业，芯片架构和设计的安全性拥有额外要求。小芯片需在裸机阶段（即尚未加载任何软件/固件驱动时）完成认证与测试，这就需要引入加密和身份验证机制，而这样的需求可能改变片上 ROM 的编程流程，所以需在晶圆层级完成编程。微型机器学习 (Tiny-ML) 推理模型有望替代传统的内联加密引擎，通过利用测试模式中嵌入的密钥对小芯片进行认证，从而无需改变现有的行业实践。 

随着 3D 接口间距缩小至 15 微米以下，晶圆级探针需使用牺牲焊盘，然而，牺牲焊盘可能导致缺陷和参数良率覆盖率下降、测试时间延长（受焊盘数量限制）以及成本攀升，这些因素将迫使芯片设计者最终放弃晶圆探针。“要不要进行测试”成为每位项目工程师必须要面对的问题。在这种情况下，AI 可以通过多种方式提供支持，例如在保持覆盖率的前提下压缩测试向量规模、基于电路拓扑和底层制造技术进行故障预测等等。 

AI 还在设备端与云端处理的工作负载分配中发挥重要作用。后者对延迟（用户体验）和功耗（数据传输）具有显著影响。AI 能够基于终端用户行为模式和终端设备特性，更精准地识别任务优先级并分配时间资源。

面对未来，系统设计将迎来"AI 原生"范式的根本性转变。传统设计流程中原本固定的约束条件，正逐渐被动态演化的智能设计空间所替代——AI 不仅优化已知变量，更能通过强化学习自主发现设计者未曾察觉的优化维度。最终，我们也许会看见摩尔定律的下一个形态——不是物理特征的持续微缩，而是系统智能密度按照指数曲线增长，其中每个晶体管都成为可自感知、自优化的 AI 智能单元。