BusinessNews
  • 首页
  • 英文版
  • 电子读物
    • 期刊
    • 焦点
  • 晶芯研讨会
  • 白皮书
  • 人才对接
  • 采购供需
  • 多媒体
    • 视频
    • 图集
  • 媒体信息
    • 投稿指南
    • 2026年媒体信息
  • 关于我们
    • 联系我们
    • 加入我们
  • 捷径:
  • 新闻动态
  • 采访报道
  • 制造与封装
  • 设计与应用
  • 设备与材料
  • 产业与市场
  • 产品特写
  • 展会与活动

当前位置:

     首页 > 新闻资讯  > 设计与应用

灿芯半导体推出PCIe 4.0 PHY IP

2025/8/14 11:36:15


2025年8月14日,一站式定制芯片及IP供应商——灿芯半导体(上海)股份有限公司(灿芯股份,688691)宣布推出基于28HKC+ 0.9V/1.8V平台的PCIe 4.0 PHY IP。该PHY IP符合PCIe 4.0规范的要求,支持PIPE 4.4.1/5.2接口及2.5Gbps至16Gbps的数据传输速率,全面覆盖PCIe Gen4.0/3.0/2.0/1.0标准,并兼容Rapid IO、JESD204B/C、USB3.2/3.1/3.0、10GBASE-R/KR等其他协议。凭借其优越的性能和低功耗特性,该PCIe 4.0 IP可广泛应用于基于RISC-V内核的芯片定制、人工智能与机器学习、高性能计算、边缘计算、5G通信基站、通信与网络设备、智能图像处理、AR/VR,以及汽车电子中的辅助驾驶和智能座舱等应用场景,满足高速数据传输、低功耗设计中的高性能需求。 

灿芯半导体此次发布的PCIe 4.0 IP在不同应用中具有灵活配置的能力,可以通过并行或级联的双重锁相环来实现;同时,通用高速LC-PLL时钟生成模块可根据抖动需求为8+通道提供时钟支持,从而实现1x、2x、4x、8x等灵活的宏配置。另外,在数据通道中使用独立锁相环,可提高能效,并允许其在不同协议中进行单独配置。该PCIe 4.0 IP在数据传输和接收过程中进行时钟和模拟前端(AFE)偏移校准,不会中断,有处理大频率偏移的能力;可配置不同的数据宽度,如8位、16位、20位、32位、40位等,且支持高覆盖率全速内置自检(BIST)及环回测试。这些特性表明该IP适用于多种应用场景,提供高效、灵活和精确的时钟及数据校准,确保数据传输的可靠性和稳定性。

目前,该IP已成功流片,并顺利通过芯片级的功能测试和性能测试,各项指标均达到预期标准,已实现客户的量产交付。

 

关于灿芯半导体

灿芯半导体(上海)股份有限公司(灿芯股份,688691)是一家提供一站式定制芯片及IP的高新技术企业,为客户提供从芯片规格制定、架构设计到芯片成品的一站式服务,致力于为客户提供高价值、差异化的解决方案。

灿芯半导体的“YOU”系列IP和YouSiP(Silicon-Platform)解决方案,经过了完整的流片测试验证。其中YouSiP方案可以为系统公司、无厂半导体公司提供原型设计参考,从而快速赢得市场。

灿芯半导体成立于2008年,总部位于中国上海,为客户提供全方位的优质服务。

详细信息请参考灿芯半导体网站www.britesemi.com




声明:本网站部分文章转载自网络,转发仅为更大范围传播。 转载文章版权归原作者所有,如有异议,请联系我们修改或删除。联系邮箱:viviz@actintl.com.hk, 电话:0755-25988573

上一篇:芯原推出经市场验证的ZSP5000视觉核心系列,扩展其面向边缘智能的数字信号处理器IP组合

下一篇:高能效与灵活性能:8位单片机的持久影响力

相关资讯

首尔半导体“SunLike”LED临床试验结果显示:对眼部健康和睡眠质量具有改善效果

2018/7/16 16:37:15

183

本期内容

2025年 12月/2026年 1 月

订阅期刊

过刊查询

efocus

赞助商

友情链接
回到顶部

Copyright© 2025:《半导体芯科技》; All Rights Reserved.      粤公网安备 44030402004707号   粤ICP备12025165号-7     服务条款     隐私声明